Produkteigenschaften:
| TYP | BESCHREIBEN |
| Kategorie | Integrierte Schaltung (IC) Eingebettet - Mikrocontroller |
| Hersteller | NXP USA Inc. |
| Serie | MPC56xx Qorivva |
| Paket | Tablett |
| Produktstatus | auf Lager |
| Core-Prozessor | e200z0h |
| Kernel-Spezifikation | 32-Bit-Einzelkern |
| Geschwindigkeit | 64MHz |
| Konnektivität | CANbus, FlexRay, LINbus, SPI, UART/USART |
| Peripherie | DMA, POR, PWM, WDT |
| Anzahl der E / A | 108 |
| Programmspeicherkapazität | 512 KB (512 K x 8) |
| Programmspeichertyp | Blitz |
| EEPROM-Kapazität | 64K x 8 |
| RAM-Größe | 40K x 8 |
| Spannung - Stromversorgung (Vcc/Vdd) | 3 V ~ 5,5 V |
| Datenkonverter | A/D 30x10b |
| Oszillatortyp | intern |
| Betriebstemperatur | -40 °C ~ 125 °C (TA) |
| Installationstyp | Oberflächenmontagetyp |
| Paket/Gehäuse | 144-LQFP |
| Geräteverpackung des Lieferanten | 144-LQFP (20 x 20) |
| Grundlegende Produktnummer | SPC5604 |
Umwelt- und Exportklassifizierung:
| ATTRIBUTE | BESCHREIBEN |
| RoHS-Status | Entspricht der ROHS3-Spezifikation |
| Feuchtigkeitsempfindlichkeit (MSL) | 3 (168 Stunden) |
| REACH-Status | Nicht-REACH-Produkte |
| FLUCHT | 3A991A2 |
| HTSUS | 8542.31.0001 |
Blockzusammenfassung der MPC5604P-Serie:
Blockfunktion
Analog-Digital-Wandler (ADC) Mehrkanaliger 10-Bit-Analog-Digital-Wandler
Boot-Assist-Modul (BAM) Block eines Nur-Lese-Speichers, der VLE-Code enthält, der gemäß ausgeführt wird
den Bootmodus des Geräts
Takterzeugungsmodul
(MC_CGM)
Bietet Logik und Steuerung, die für die Generierung von System und Peripherie erforderlich sind
Uhren
Controller Area Network (FlexCAN) Unterstützt das Standard-CAN-Kommunikationsprotokoll
Cross Triggering Unit (CTU) Ermöglicht die Synchronisierung von ADC-Wandlungen mit einem Timer-Ereignis von eMIOS
oder vom PIT
Crossbar-Switch (XBAR) Unterstützt gleichzeitige Verbindungen zwischen zwei Master-Ports und drei Slave-Ports
Häfen;unterstützt eine 32-Bit-Adressbusbreite und eine 32-Bit-Datenbusbreite
Cyclic Redundancy Check (CRC) CRC-Prüfsummengenerator
Deserielle serielle Peripherieschnittstelle
(DSPI)
Bietet eine synchrone serielle Schnittstelle für die Kommunikation mit externen Geräten
Verbesserter direkter Speicherzugriff
(eDMA)
Führt komplexe Datenübertragungen mit minimalem Eingreifen eines Host-Prozessors durch
über „n“ programmierbare Kanäle
Verbesserter Timer (eTimer) Bietet verbesserte programmierbare Aufwärts-/Abwärts-Modulo-Zählung
Fehlerkorrekturstatusmodul
(ECSM)
Bietet eine Vielzahl verschiedener Steuerfunktionen für das Gerät, einschließlich
programmsichtbare Informationen über Konfigurations- und Revisionsstände, ein Reset
Statusregister, Wecksteuerung zum Verlassen des Schlafmodus und optionale Funktionen
B. Informationen zu Speicherfehlern, die von Fehlerkorrekturcodes gemeldet werden
Externer Oszillator (XOSC) Stellt einen Ausgangstakt bereit, der als Eingangsreferenz für FMPLL_0 oder als Referenz verwendet wird
Uhr für bestimmte Module je nach Systemanforderungen
Fault Collection Unit (FCU) Bietet funktionale Sicherheit für das Gerät
Flash-Speicher Bietet nichtflüchtigen Speicher für Programmcode, Konstanten und Variablen
Frequenzmoduliert
Phasenregelkreis (FMPLL)
Erzeugt Hochgeschwindigkeits-Systemtakte und unterstützt programmierbare Frequenzen
Modulation
Interrupt-Controller (INTC) Bietet eine prioritätsbasierte präemptive Planung von Interrupt-Anforderungen
JTAG-Controller Bietet die Möglichkeit, Chipfunktionalität und -konnektivität zu testen, während er bleibt
transparent für die Systemlogik, wenn nicht im Testmodus
LINFlex-Controller Verwaltet eine große Anzahl von LIN-Nachrichten (Local Interconnect Network Protocol).
effizient mit minimaler Belastung der CPU
Moduseingabemodul (MC_ME) Stellt einen Mechanismus zum Steuern des Gerätebetriebsmodus und -modus bereit
Übergangssequenzen in allen Funktionszuständen;verwaltet auch die Leistungssteuereinheit,
Reset-Erzeugungsmodul und Takterzeugungsmodul und hält die
Konfigurations-, Steuer- und Statusregister, die für Anwendungen zugänglich sind
Periodischer Interrupt-Timer (PIT) Erzeugt periodische Interrupts und Trigger
Peripheral Bridge (PBRIDGE) Schnittstelle zwischen dem Systembus und On-Chip-Peripheriegeräten
Power Control Unit (MC_PCU) Reduziert den Gesamtstromverbrauch durch Abschalten von Teilen des Geräts
von der Stromversorgung über ein Leistungsschaltgerät;Gerätekomponenten sind
in Abschnitte gruppiert, die als „Power Domains“ bezeichnet werden und von der PCU gesteuert werden
