Produkteigenschaften:
| TYP | BESCHREIBEN |
| Kategorie | Integrierte Schaltung (IC) Eingebettet - FPGA (Field Programmable Gate Array) |
| Hersteller | AMD Xilinx |
| Serie | Spartan®-6 LX |
| Paket | Tablett |
| Produktstatus | auf Lager |
| Anzahl der LAB/CLB | 1139 |
| Anzahl der Logikelemente/Einheiten | 14579 |
| Gesamte RAM-Bits | 589824 |
| E/A-Zähler | 232 |
| Spannung - Angetrieben | 1,14 V ~ 1,26 V |
| Installationstyp | Oberflächenmontagetyp |
| Betriebstemperatur | -40 °C ~ 100 °C (TJ) |
| Paket/Gehäuse | 324-LFBGA, CSPBGA |
| Geräteverpackung des Lieferanten | 324-CSPBGA (15x15) |
| Grundlegende Produktnummer | XC6SLX16 |
Melde einen technischen Fehler
Neue parametrische Suche
Umwelt- und Exportklassifizierung:
| ATTRIBUTE | BESCHREIBEN |
| RoHS-Status | Entspricht der ROHS3-Spezifikation |
| Feuchtigkeitsempfindlichkeit (MSL) | 3 (168 Stunden) |
| REACH-Status | Nicht-REACH-Produkte |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
Anmerkungen:
1. Alle Spannungen beziehen sich auf Masse.
2. Siehe Schnittstellenleistungen für Speicherschnittstellen in Tabelle 25. Der erweiterte Leistungsbereich ist für Designs angegeben, die keine verwenden
Standard-VCCINT-Spannungsbereich.Der Standard-VCCINT-Spannungsbereich wird verwendet für:
• Designs, die keinen MCB verwenden
• LX4-Geräte
• Geräte in den Paketen TQG144 oder CPG196
• Geräte mit der Geschwindigkeitsklasse -3N
3. Der empfohlene maximale Spannungsabfall für VCCAUX beträgt 10 mV/ms.
4. Wenn VCCO_2 während der Konfiguration 1,8 V beträgt, muss VCCAUX 2,5 V betragen.
5. Die -1L-Geräte erfordern VCCAUX = 2,5 V bei Verwendung von LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
und PPDS_33 E/A-Standards für Eingänge.LVPECL_33 wird in den -1L-Geräten nicht unterstützt.
6. Konfigurationsdaten bleiben erhalten, auch wenn VCCO auf 0 V fällt.
7. Enthält VCCO von 1,2 V, 1,5 V, 1,8 V, 2,5 V und 3,3 V.
8. Bei PCI-Systemen sollten Sender und Empfänger gemeinsame Versorgungen für VCCO haben.
9. Geräte mit einer Geschwindigkeitsklasse von -1L unterstützen Xilinx PCI IP nicht.
10. Insgesamt 100 mA pro Bank nicht überschreiten.
11. VBATT ist erforderlich, um den AES-Schlüssel des batteriegepufferten RAM (BBR) aufrechtzuerhalten, wenn VCCAUX nicht angelegt wird.Sobald VCCAUX angelegt ist, kann VBATT angelegt werden
unverbunden.Wenn BBR nicht verwendet wird, empfiehlt Xilinx den Anschluss an VCCAUX oder GND.VBATT kann jedoch nicht angeschlossen werden. Spartan-6 FPGA-Datenblatt: DC- und Schalteigenschaften
DS162 (v3.1.1) 30. Januar 2015
www.xilinx.com
Produktspezifikation
4
Tabelle 3: eFUSE-Programmierbedingungen(1)
Symbol Beschreibung Min Typ Max Einheiten
VFS(2)
Externe Spannungsversorgung
3,2 3,3 3,4 V
IFS
VFS-Versorgungsstrom
– – 40mA
VCCAUX Hilfsversorgungsspannung relativ zu GND 3,2 3,3 3,45 V
RFUSE(3) Externer Widerstand vom RFUSE-Pin zu GND 1129 1140 1151
Ω
VCCINT
Interne Versorgungsspannung bezogen auf GND 1,14 1,2 1,26 V
tj
Temperaturbereich
15 – 85 °C
Anmerkungen:
1. Diese Spezifikationen gelten während der Programmierung des eFUSE AES-Schlüssels.Die Programmierung wird nur über JTAG unterstützt. Der AES-Schlüssel ist nur
wird in den folgenden Geräten unterstützt: LX75, LX75T, LX100, LX100T, LX150 und LX150T.
2. Beim Programmieren von eFUSE muss VFS kleiner oder gleich VCCAUX sein.Wenn nicht programmiert oder eFUSE nicht verwendet wird, kann Xilinx
empfiehlt, VFS mit GND zu verbinden.VFS kann jedoch zwischen GND und 3,45 V liegen.
3. Beim Programmieren des eFUSE AES-Schlüssels ist ein RFUSE-Widerstand erforderlich.Wenn nicht programmiert oder eFUSE nicht verwendet wird, kann Xilinx
empfiehlt, den RFUSE-Pin mit VCCAUX oder GND zu verbinden.RFUSE kann jedoch getrennt werden.
